OS 엔디안 확인 (Little Endian, Big Endian) and Bi-Endian

엔디안이란 컴퓨터의 메모리에 데이터를 저장할 때 바이트의 순서를 나타내는 방식을 말합니다. 크게 빅 엔디안(Big Endian)과 리틀 엔디안(Little Endian) 두 가지 방식이 있습니다. 엔디안이라는 용어 자체는 조너선 스위프트의 소설 "걸리버 여행기"에서 유래했습니다. 소설 속 릴리퍼트라는 나라에서는 삶은 달걀을 깰 때 뭉툭한 쪽(big-end)을 깨야 하는지, 뾰족한 쪽(little-end)을 깨야 하는지를 두고 큰 논쟁이 벌어집니다. 이처럼 사소한 차이로 인해 사람들이 갈등하는 모습을 빗대어, 컴퓨터의 바이트 저장 방식의 차이를 엔디안이라고 부르게 되었습니다.

 

요즘에는 Intel x86 계열의 CPU가 널리 사용되면서 리틀 엔디안이 사실상 표준처럼 자리 잡았습니다. 하지만, 네트워크 통신, 임베디드 시스템 등 특정 분야에서는 여전히 빅 엔디안이 사용되고 있습니다. 또한, ARM 아키텍처는 빅 엔디안과 리틀 엔디안을 모두 지원하는 바이 엔디안(Bi-Endian) 방식을 채택하고 있어 필요에 따라 엔디안 방식을 선택할 수 있습니다.

 

엔디안 확인 (Little Endian, Big Endian)

 

엔디안의 종류

• 빅 엔디안 (Big Endian): 큰 단위의 바이트부터 메모리에 저장하는 방식입니다. 예를 들어, 0x12345678이라는 32비트 데이터를 저장할 때 메모리 주소 순서대로 12, 34, 56, 78 순으로 저장됩니다. 사람이 숫자를 읽는 방식과 동일하여 직관적입니다. 네트워크 바이트 순서로도 사용됩니다.
• 리틀 엔디안 (Little Endian): 작은 단위의 바이트부터 메모리에 저장하는 방식입니다. 위와 같은 데이터를 저장할 때 78, 56, 34, 12 순으로 저장됩니다. Intel x86 계열의 CPU에서 주로 사용됩니다.

리눅스 명령어로 확인

# [linux]
# 1 Little Endian
# 0 Big Endian
echo -n I | od -to2 | head -n1 | awk '{print $2;}' | cut -c6

 

C프로그램으로 확인 (AIX 가능)

endian.c

0.00MB

#include <stdio.h>

int main() {
    unsigned int num = 0x12345678;
    unsigned char *ptr = (unsigned char *)&num;

    printf("Number: 0x%X\n", num);
    printf("Bytes in memory: 0x%X 0x%X 0x%X 0x%X\n", ptr[0], ptr[1], ptr[2], ptr[3]);

    if (ptr[0] == 0x78) {
        printf("Little Endian\n");
    } else if (ptr[0] == 0x12) {
        printf("Big Endian\n");
    } else {
        printf("Unknown Endian\n");
    }

    return 0;
}

endian

0.02MB

 

endian.c 는 소스, 컴파일된 파일 endian 실행

~$> ./endian
Number: 0x12345678
Bytes in memory: 0x78 0x56 0x34 0x12
Little Endian

 

lscpu 명령어 사용

~$> lscpu
Architecture:            x86_64
  CPU op-mode(s):        32-bit, 64-bit
  Address sizes:         39 bits physical, 48 bits virtual
  Byte Order:            Little Endian
CPU(s):                  6
  On-line CPU(s) list:   0-5
Vendor ID:               GenuineIntel
  Model name:            Intel(R) Core(TM) i5-8500 CPU @ 3.00GHz
    CPU family:          6
    Model:               158
    Thread(s) per core:  1
    Core(s) per socket:  6
    Socket(s):           1
    Stepping:            10
    CPU max MHz:         4100.0000
    CPU min MHz:         800.0000
    BogoMIPS:            6000.00
    Flags:               fpu vme de pse tsc msr pae mce cx8 apic sep mtrr pge mca cmov pat pse36 clflush dts acpi mmx fxsr sse s
                         se2 ss ht tm pbe syscall nx pdpe1gb rdtscp lm constant_tsc art arch_perfmon pebs bts rep_good nopl xtop
                         ology nonstop_tsc cpuid aperfmperf pni pclmulqdq dtes64 monitor ds_cpl vmx smx est tm2 ssse3 sdbg fma c
                         x16 xtpr pdcm pcid sse4_1 sse4_2 x2apic movbe popcnt tsc_deadline_timer aes xsave avx f16c rdrand lahf_
                         lm abm 3dnowprefetch cpuid_fault epb invpcid_single pti ssbd ibrs ibpb stibp tpr_shadow flexpriority ep
                         t vpid ept_ad fsgsbase tsc_adjust bmi1 avx2 smep bmi2 erms invpcid mpx rdseed adx smap clflushopt intel
                         _pt xsaveopt xsavec xgetbv1 xsaves dtherm ida arat pln pts hwp hwp_notify hwp_act_window hwp_epp vnmi m
                         d_clear flush_l1d arch_capabilities
Virtualization features:
  Virtualization:        VT-x
Caches (sum of all):
  L1d:                   192 KiB (6 instances)
  L1i:                   192 KiB (6 instances)
  L2:                    1.5 MiB (6 instances)
  L3:                    9 MiB (1 instance)
NUMA:
  NUMA node(s):          1
  NUMA node0 CPU(s):     0-5
Vulnerabilities:
  Gather data sampling:  Mitigation; Microcode
  Itlb multihit:         KVM: Mitigation: VMX disabled
  L1tf:                  Mitigation; PTE Inversion; VMX conditional cache flushes, SMT disabled
  Mds:                   Mitigation; Clear CPU buffers; SMT disabled
  Meltdown:              Mitigation; PTI
  Mmio stale data:       Mitigation; Clear CPU buffers; SMT disabled
  Retbleed:              Mitigation; IBRS
  Spec rstack overflow:  Not affected
  Spec store bypass:     Mitigation; Speculative Store Bypass disabled via prctl
  Spectre v1:            Mitigation; usercopy/swapgs barriers and __user pointer sanitization
  Spectre v2:            Mitigation; IBRS; IBPB conditional; STIBP disabled; RSB filling; PBRSB-eIBRS Not affected; BHI Not affe
                         cted
  Srbds:                 Mitigation; Microcode
  Tsx async abort:       Mitigation; TSX disabled

Java 소스 확인

import java.nio.ByteOrder;

public class EndianTest {
    public static void main(String[] args) {
        ByteOrder byteOrder = ByteOrder.nativeOrder();
        System.out.println("Native Byte Order: " + byteOrder);

        if (byteOrder == ByteOrder.LITTLE_ENDIAN) {
            System.out.println("Little Endian");
        } else if (byteOrder == ByteOrder.BIG_ENDIAN) {
            System.out.println("Big Endian");
        }
    }
}